據(jù)長(zhǎng)江存儲(chǔ)CEO楊士寧在IC咖啡首屆國(guó)際智慧科技產(chǎn)業(yè)峰會(huì)(ICTech Summit 2017)上介紹，32層3D NAND芯片順利通過(guò)電學(xué)特性等各項(xiàng)指標(biāo)測(cè)試，達(dá)到預(yù)期要求。

　　該款存儲(chǔ)器芯片由長(zhǎng)江存儲(chǔ)與微電子所三維存儲(chǔ)器研發(fā)中心聯(lián)合開發(fā)，在微電子所三維存儲(chǔ)器研發(fā)中心主任、長(zhǎng)江存儲(chǔ)NAND技術(shù)研發(fā)部項(xiàng)目資深技術(shù)總監(jiān)霍宗亮的帶領(lǐng)下，成功實(shí)現(xiàn)了工藝器件和電路設(shè)計(jì)的整套技術(shù)驗(yàn)證，向產(chǎn)業(yè)化道路邁出具有標(biāo)志性意義的關(guān)鍵一步。

　　在大數(shù)據(jù)需求驅(qū)動(dòng)下，存儲(chǔ)器芯片已是電子信息領(lǐng)域占據(jù)市場(chǎng)份額最大的集成電路產(chǎn)品。我國(guó)在存儲(chǔ)器芯片領(lǐng)域長(zhǎng)期面臨市場(chǎng)需求大而自主知識(shí)產(chǎn)權(quán)和關(guān)鍵技術(shù)缺乏的困境，開展大容量存儲(chǔ)技術(shù)的研究和相關(guān)產(chǎn)品研制迫在眉睫。傳統(tǒng)平面型NAND存儲(chǔ)器在降低成本的同時(shí)面臨單元間串?dāng)_加劇和單字位成本增加等技術(shù)瓶頸。尋求存儲(chǔ)技術(shù)階躍性的突破和創(chuàng)新，是發(fā)展下一代存儲(chǔ)器的主流思路。

　　3D NAND是革新性的半導(dǎo)體存儲(chǔ)技術(shù)，通過(guò)增加存儲(chǔ)疊層而非縮小器件二維尺寸實(shí)現(xiàn)存儲(chǔ)密度增長(zhǎng)，從而拓寬了存儲(chǔ)技術(shù)的發(fā)展空間，但其結(jié)構(gòu)的高度復(fù)雜性給工藝制造帶來(lái)全新的挑戰(zhàn)。經(jīng)過(guò)不懈努力，工藝團(tuán)隊(duì)攻克了高深寬比刻蝕、高選擇比刻蝕、疊層薄膜沉積、存儲(chǔ)層形成、金屬柵形成以及雙曝光金屬線等關(guān)鍵技術(shù)難點(diǎn)，為實(shí)現(xiàn)多層堆疊結(jié)構(gòu)的3D NAND陣列打下堅(jiān)實(shí)基礎(chǔ)。

　　存儲(chǔ)器的可靠性是影響產(chǎn)品品質(zhì)的重要一環(huán)，主要評(píng)估特性包括耐久性、數(shù)據(jù)保持特性、耦合和擾動(dòng)，國(guó)際上在3D NAND領(lǐng)域的公開研究結(jié)果十分有限。器件團(tuán)隊(duì)通過(guò)大量的實(shí)驗(yàn)和數(shù)據(jù)分析，尋找影響各種可靠性特性的關(guān)鍵因素，并和工藝團(tuán)隊(duì)緊密協(xié)作，完成了器件各項(xiàng)可靠性指標(biāo)的優(yōu)化，最終成功實(shí)現(xiàn)了全部可靠性參數(shù)達(dá)標(biāo)。

　　在電路設(shè)計(jì)層面，堆疊三維陣列的集成研發(fā)面臨比平面型NAND更復(fù)雜的技術(shù)問(wèn)題，需要結(jié)合三維器件及陣列結(jié)構(gòu)特點(diǎn)進(jìn)行分析和優(yōu)化。設(shè)計(jì)團(tuán)隊(duì)對(duì)三維存儲(chǔ)結(jié)構(gòu)進(jìn)行建模，采用根據(jù)層數(shù)可調(diào)制的編程、讀取電壓配置，補(bǔ)償了器件特性隨陣列物理結(jié)構(gòu)的分布差異，降低了單元串?dāng)_影響。并且，應(yīng)用了諸多創(chuàng)新性的先進(jìn)設(shè)計(jì)技術(shù)，保證了芯片達(dá)到產(chǎn)品級(jí)的功能和性能指標(biāo)。

　　3D NAND存儲(chǔ)器芯片研發(fā)系列工作得到了國(guó)家集成電路產(chǎn)業(yè)基金、紫光控股、湖北省國(guó)芯投資、湖北省科投的大力支持。